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The evolution of wireless telecommunication systems is expanding in an unprecedented 
way and such developments have prompted many design challenges specifically for low 
cost and low power System-on-Chip (SoC). In order to fulfill these needs, the design 
challenges need to be seen from all levels of the wireless system design from 
architecture, circuit and the process technology. The first stage of a receiver is the radio 
frequency (RF) input with low noise amplifier (LNA) as the first building block. Hence, 
it dominates the performance of the receiver system especially in noise and sensitivity. 
An LNA which incorporates a variable gain stage is useful in the receiver system in 
order to achieve continuous gain controllability which can be used to prevent saturation 
in the receiver when the input signal becomes relatively large compared to the power 
supply. Thus, circuit solutions of current mirror, gain control loop, capacitively coupled 
scheme and parallel inter-stage resonance are proposed. On-chip inductors are needed in 
a LNA to fulfill its requirements of noise and input matching. Therefore, spiral inductors 
are designed, analyzed and implemented according to the specifications. 
 iii
The main key part of this thesis describes the designs of the variable gain LNA 
(VGLNA) for low power consumption, continuous gain control and high selectivity over 
a wide frequency band with the target applications of frequency band at 2.0, 2.4, 5.0, 5.7 
and 8 GHz. The VGLNA utilizes current mirror which allows precise copying of the 
current independent of temperature. With an adequate biased voltage applied, 
continuous gain control of approximately 28 dB is achieved at low current without 
degrading the noise performance of the VGLNA significantly, maintaining it below 2 
dB. Second approach proposes the capacitively coupled LNA which ensures that the 
minimum required voltage supply for this topology is only one threshold voltage and not 
doubled the amount though it is a cascode transistors structure. Hence with these two 
innovative approaches, the power dissipation of the LNA would be minimal. Continuous 
gain control is achieved with the gain control loop and current mirror methods. By 
introducing a simple gain control loop composed of a gain control transistor and a 
capacitor, a wide continuous gain tuning range is achieved and with the current mirror, 
the VGLNA has continuous controllability of the gain. A new circuit structure named 
parallel inter-stage resonance LNA is proposed and it offers high selectivity of gain over 
the 5 GHz frequency band while keeping the noise figure below 2 dB.  
 
The simulation results meet the desired specifications and the measurement results of 
transistors and inductors are shown to be comparable with the analytical results. Finally, 
it can be concluded that the VGLNA designs have shown continuous controllable gain 
and low noise with low power consumption, not forgetting high selectivity over a wide 
frequency band. 
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Evolusi bagi sistem telekomunikasi wayarles sedang berkembang dengan cara yang 
tidak pernah berlaku dahulu dan perkembangan seperti ini telah membangkitkan 
pelbagai cabaran rekabentuk terutamanya bagi Sistem-dalam-Cip (SoC) yang berkos 
dan berkuasa rendah. Demi memenuhi keperluan ini, cabaran untuk rekabentuk perlu 
dicungkil daripada semua tahap rekabentuk sistem wayarles, umumnya daripada seni 
bina, litar dan teknologi proses. Peringkat pertama di dalam satu penerima adalah input 
berfrekuensi rendah dengan penguat berhingar rendah (LNA) sebagai blok pembinaan 
pertama. Oleh itu, ia menguasai prestasi sistem penerima tersebut terutamanya dalam 
bidang hingar dan kepekaan. Satu LNA yang merangkumi peringkat bolehubah gandaan 
adalah amat berguna di dalam sistem penerima demi mencapai kawalan gandaan 
berterusan yang boleh digunakan untuk mengelak ketepuan di dalam penerima apabila 
isyarat input menjadi terlalu besar berbanding dengan bekalan kuasa. Oleh itu, 
penyelesaian litar yang dicadangkan adalah arus cermin, gelung kawalan gandaan, 
skema terganding berkemuatan dan salunan selari antara peringkat. Induktor dalam cip 
 v
adalah diperlukan di dalam satu LNA untuk memenuhi keperluan hingar dan padanan 
input. Oleh itu, induktor pilin telah direkabentuk, dianalisa dan dilaksanakan mengikut 
spesifikasi. 
 
Bahagian terpenting di dalam tesis ini menghuraikan rekabentuk LNA bolehubah 
gandaan (VGLNA) untuk penggunaan kuasa rendah, kawalan gandaan berterusan dan 
pemilihan tinggi pada jalur frekuensi yang lebar serta juga dengan sasaran aplikasi pada 
jalur frekuensi 2.0, 2.4, 5.0, 5.7 dan 8.0 GHz. VGLNA menggunakan arus cermin bagi 
salinan tepat untuk arus tanpa dipengaruhi oleh suhu. Beserta dengan nilai voltan 
terpincang yang sesuai, kawalan gandaan berterusan bernilai lebih kurang 28 dB boleh 
diperolehi pada arus yang rendah tanpa merendahkan prestasi hingar VGLNA secara 
nyata sekali dengan mengekalkan nilai hingar di bawah 2 dB. Cara kedua 
mencadangkan LNA terganding berkemuatan yang memastikan bahawa bekalan voltan 
minima yang diperlukan bagi topologi ini hanyalah satu voltan ambang dan bukannya 
dua walaupun ia merupakan satu struktur transistor kaskod. Dengan dua cara inovatif ini, 
pelepasan kuasa pada LNA adalah minima. Kawalan gandaan berterusan boleh dicapai 
melalui gelung kawalan gandaan dan arus cermin. Melalui gelung kawalan gandaan 
yang dibina daripada satu transistor kawalan gandaan dan juga satu pemuat, satu julat 
penalaan gandaan berterusan yang lebar boleh diperolehi. Tambahan pula, dengan 
menggunakan arus cermin, litar VGLNA akan mempunyai pengawalan gandaan yang 
berterusan. Satu struktur litar yang baru bernama salunan selari antara peringkat telah 
dicadangkan dan ia memberi pemilihan yang tinggi bagi gandaan pada jalur frekuensi 5 
GHz serta mengekalkan hingar pada nilai kurang daripada 2 dB. 
 vi
 Keputusan simulasi menunjukkan bahawa VGLNA memenuhi spesifikasi yang 
dikehendaki dan keputusan ukuran bagi transistor dan inductor menunjukkan hasil yang 
setara dengan keputusan analitikal. Akhirnya, ini boleh disimpulkan bahawa rekabentuk 
VGLNA telah menunjukkan kawalan gandaan berterusan dan hingar rendah dengan 
penggunaan kuasa rendah, serta memberi pemilihan yang tinggi pada satu jalur 
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